


# Lab 9

Circuiti Sequenziali


# Esercizio 1: costruiamo in CircuitVerse un SR latch con porte NOR



---

**FIGURE A.8.1 A pair of cross-coupled NOR gates can store an internal value.** The value stored on the output  $Q$  is recycled by inverting it to obtain  $\bar{Q}$  and then inverting  $\bar{Q}$  to obtain  $Q$ . If either  $R$  or  $\bar{Q}$  is asserted,  $Q$  will be deasserted and vice versa.


# Esercizio 1: SR latch con NOR (soluzione)



Provare tutte le configurazioni possibili degli ingressi:


- $R = 0, S = 1$
- $R = 1, S = 0$
- $R = 1, S = 1$
- $R = 0, S = 0$  ☐ gli output assumono sempre lo stesso valore?

## Esercizio 2: costruzione di un D latch, riusando il SR latch



**FIGURE A.8.2 A D latch implemented with NOR gates.** A NOR gate acts as an inverter if the other input is 0. Thus, the cross-coupled pair of NOR gates acts to store the state value unless the clock input,  $C$ , is asserted, in which case the value of input  $D$  replaces the value of  $Q$  and is stored. The value of input  $D$  must be stable when the clock signal  $C$  changes from asserted to deasserted.

## Esercizio 2: costruzione di un D latch (soluzione)



PROPERTIES

PROJECT PROPERTIES

Project:  
ArchElab\_RISC-TO

Circuit:  
latch\_D

Clock Time (ms):  
- 5,000 +

Clock Enabled: ☒

Lite Mode: ☐


Edit Layout

Delete Circuit


Rallentiamo molto il clock (es: 5000 ms = 5 secondi) in modo da capire meglio come si comporta il circuito: quando è possibile far sì che  $Q=D$ ?

### Esercizio 3: costruzione di un flip flop D

Modificare il latch D, in modo che l'uscita Q prenda il valore di D solo in corrispondenza del fronte di salita del clock



## Esercizio 3: flip flop D (front di salita)



Completare il circuito usando il Latch-D

invertor con ritardo  
piccolo ma non  
trascurabile, es: 100

Questa linea sembra sempre = 0, perché  
le dinamiche sub-clock non sono rese  
graficamente da CircuitVerse

### PROPERTIES

#### NOTGATE

BitWidth:

- 1 +

Delay:

- 100 +

Label:

Label Direction: LEFT ▾

Direction: RIGHT ▾

Help

## Esercizio 4: flip flop D + ingresso Reset



Aggiungere al Flip Flop D un ingresso "reset", che memorizza zero indipendentemente dal clock e dall'ingresso D.






## Esercizio 5: flip flop D (fronte di discesa)

In questo esercizio l'uscita  $Q$  deve prendere il valore di  $D$  solo in corrispondenza del fronte di discesa del clock




# D flip flop attivo sul fronte di discesa, con diagramma temporale



● D è memorizzato solo nel fronte di discesa

## Esercizio 6: Registro a 8 bit

Progettare un registro a 8 bit usando i flip-flop D (fronte di salita)



# Esercizio 7: Il Register File

Solo 8 registri (x0..., x7)

